List of figures

STLM20

4/17

List of figures

Figure 1.

Logic diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5

Figure 2.

Connections (top view) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6

Figure 3.

Filter network for noisy environments or capacitive loads > 300pF . . . . . . . . . . . . . . . . . . 11

Figure 4.

VOUT vs. Temperature . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12

Figure 5.

SOT323-5 – 5-lead small outline transistor package outline . . . . . . . . . . . . . . . . . . . . . . . 13

Figure 6.

UDFN – 4-lead package outline . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14