|||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||

PT0239L (06/07)

Ver: 0

7

Data Sheet

PT7C4050

PLL with Integrated VCXO

AC Characteristics

Sym

Parameter

Test Condition

Min

Typ

Max

Unit

DATAIN

Input NRZ Data Rates

-

0.008

-

65.536

Mb/s

REF-CLK

Input RZ Data and Clock Rates

-

0.008

-

32.768

Mb/s

OUT1

Nominal Output Frequency

CLK-OUT1

-

12.0

-

61.44

MHz

OUT2

Nominal Output Frequency

CLK-OUT2

-

out1

/8192

-

out1

/2

MHz

Rise Time

0.5V to 2.5V

0.5

-

5

ns

Fall Time

2.5V to 0.5V

0.5

-

5

ns

SYM 1

CLK-OUT1

(Symmetry or Duty cycle)

VC = 1.4V

40

-

60

%

SYM 2

CLK-OUT2

(Symmetry or Duty cycle)

VC = 1.4V

45

-

55

%

RCLK

RCLK

(Symmetry or Duty cycle)

VC = 1.4V

40

-

60

%

BW

Control Voltage Bandwidth

-3 dB, VC = 1.65 V

-

25

-

kHz

∆F/∆V C

Sensitivity

VC = Vdd/2

-

-

100

ppm/V

NR

VCXO Negative Resistor

-

-

-

-40

Ohm

OUT1

-75

-

75

ppm from

fo 1

OUT2

Nominal Output Frequency on

Loss of Signal:

CLK-OUT1/2

-

-75

-

75

ppm from

fo 2

Phase Detector Gain

Internal design value

-

-

0.53 x

Data

Density

V/rad

KD

Phase Detector Gain offset

Internal design value,

DATAIN and CLKIN is “0”

degree phase difference,

OP-Amp gain=2/3

-

-

TDB

V

GB

Loop Filter Op-Amp Unity Gain

Band Width

Internal design VALUE.

-

750

-

KHz